

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 11-109929

(43)Date of publication of application : 23.04.1999

(51)Int.Cl.

G09G 3/36

G02F 1/133

H04N 5/66

(21)Application number : 09-272774

(71)Applicant : SANYO ELECTRIC CO LTD

(22)Date of filing : 06.10.1997


(72)Inventor : TAKEMURA TERUO

(54) LIQUID CRYSTAL DISPLAY DEVICE DRIVING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent off current from flowing through a switching element and to keep stable operation by high setting an offset voltage added to signal potential applied to the signal input side of the switching element so as not to be affected with the fluctuation in the threshold value of the switching element.

SOLUTION: A video signal is generated by adding a video component to grounded potential VSS in an odd numbered horizontal scan period HO, and subtracting the video component from source potential VDD in an even number-th horizontal scan period HE. At this time, the offset of a fixed level is imparted at every polarity. That is, a reference level set in a top of each horizontal scan period is set so as to become higher than the grounded potential VSS in a positive polarity, and to become lower than the source potential VDD in a negative polarity. In such a case, the offset voltage ΔV when the video signal is the positive polarity is set large so that the off current doesnot flow through a thin film transistor as the switching element even when operation characteristics are varied.



LEGAL STATUS

[Date of request for examination] 13.04.2000

[Date of sending the examiner's decision of rejection] 25.06.2002

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-109929

(43) 公開日 平成11年(1999) 4月23日

(51) Int.Cl. ⁸	識別記号	F I
G 0 9 G 3/36		G 0 9 G 3/36
G 0 2 F 1/133	5 5 0	G 0 2 F 1/133 5 5 0
H 0 4 N 5/66	1 0 2	H 0 4 N 5/66 1 0 2 B

審査請求 未請求 請求項の数 2 O L (全 5 頁)

(21) 出願番号 特願平9-272774

(22) 出願日 平成9年(1997)10月6日

(71) 出願人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目5番5号

(72) 発明者 武村 輝雄

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内




(74) 代理人 弁理士 安富 耕二 (外1名)

(54) 【発明の名称】 液晶表示装置の駆動方法

(57) 【要約】

【課題】 液晶表示装置を長時間安定して動作させるようにする。

【解決手段】 水平走査期間毎に極性を反転させる映像信号で、接地電位VSSに対して一定のオフセット電圧 ΔV を加算し、その加算値に対して映像成分を重畳させる。オフセット電圧 ΔV は、スイッチング素子を構成する薄膜トランジスタの動作特性の変動に応じて大きくなるように設定する。これにより、非選択状態のスイッチング素子に流れるオフ電流をなくし、画素表示電極に電荷が蓄積されるのを防止できる。



【特許請求の範囲】

【請求項 1】 複数の行走査線及び複数の列信号線が互いに交差して配置され、複数のスイッチング素子が各行走査線と各列信号線との交点にそれぞれ接続されると共に、複数の画素表示電極が各スイッチング素子に接続されて行列配置される第 1 の基板と、対向電極が一面に配置された第 2 の基板とが、液晶を挟んで対向配置される液晶表示装置の駆動方法において、前記複数の行走査線を 1 行ずつ一定の周期で順次選択すると共に、各行走査線が選択される行選択期間中に前記複数の列信号線に映像信号を供給し、選択された行走査線に接続される画素表示電極に映像信号に応じた信号電位を印加する第 1 のステップと、前記対向電極に第 1 の電位から第 2 の電位までの間で選択される第 3 の電位を印加する第 2 のステップと、所定の期間毎に前記信号電位の極性を反転する第 3 のステップと、を有し、前記第 3 のステップは、前記信号電位が一方の極性を示すとき、前記スイッチング素子のしきい値電位の変動幅に応じて広げられるオフセット電圧を加算することを特徴とする液晶表示装置の駆動方法。

【請求項 2】 前記第 3 のステップは、前記信号電位が一方の極性を示すとき、前記スイッチング素子のしきい値電位の変動幅に応じて広げられる第 1 のオフセット電圧を加算し、他方の極性を示すとき、前記第 1 のオフセット電圧よりも絶対値の小さい第 2 のオフセット電圧を加算することを特徴とする請求項 1 に記載の液晶表示装置の駆動方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、アクティブマトリクス方式の液晶表示装置の駆動方法に関する。

【0002】

【従来の技術】 図 4 は、アクティブマトリクス方式の液晶表示装置の構成を示す回路図である。スイッチング素子 1 は、例えば、薄膜トランジスタであり、絶縁基板上に表示画素の数に応じて行列配置される。このスイッチング素子 1 の信号出力端子（ソース）には、表示画素毎に配置される画素表示電極 2 が接続される。行走査線 3 は、スイッチング素子 1 の各行に対応して配置され、同一行で各スイッチング素子 1 の制御端子（ゲート）に共通に接続される。列信号線 4 は、スイッチング素子 1 の各列に対応して配置され、同一列で各スイッチング素子 1 の信号入力端子（ドレイン）に共通に接続される。これらのスイッチング素子 1、画素表示電極 2、行走査線 3 及び列信号線 4 が形成された絶縁基板と、一面に対向電極 5 が形成された絶縁基板とが、液晶 6 を挟んで対向配置されて液晶表示装置が形成される。このような液晶表示装置は、列信号線 4 からスイッチング素子 1 を介して各画素表示電極 2 に印加される信号電位に応じて液晶 6 の配向を制御するように構成される。

【0003】 行制御回路 7 は、例えば、1 水平走査期間だけ立ち上げられるスタートパルス PX を水平走査周期に同期したシフトクロック CX に応答して順次シフトするシフトレジスタで構成され、行走査線 3 に接続される。これにより、映像信号の水平走査のタイミングに同期して行走査線 3 が 1 行ずつ一定の周期で順次選択され、その行走査線 3 に接続されるスイッチング素子 1 が行単位で順次オンされる。列制御回路 8 は、1 画素期間だけ立ち上げられるスタートパルス PY を画素周期に同期したシフトクロック CY に応答して順次シフトするシフトレジスタと、そのシフトレジスタの出力に応答してオンするアナログスイッチとで構成され、各列信号線 4 に接続される。これにより、行選択回路 7 が特定行の行走査線 3 を選択している期間、即ち、水平走査期間に、入力される映像信号を各列信号線 4 に順次供給する。以上のような行制御回路 7 と列制御回路 8 との組み合わせにより、映像信号に応じた信号電位が、行列配置される複数の画素表示電極 2 に所定の走査順序に従って印加される。

20 【0004】

【発明が解決しようとする課題】 通常の液晶表示装置においては、液晶の劣化を防止するため、映像信号の極性を所定の周期で反転させるようにしている。例えば、映像信号は、図 5 に示すように、奇数番目の水平走査期間 H0 で正極性となり、偶数番目の水平走査期間 HE で負極性となるように、1 水平走査期間毎に極性が反転される。

【0005】 ところで、スイッチング素子 1 として用いられる薄膜トランジスタには、非選択状態のときにオフ電流が流れる場合がある。即ち、薄膜トランジスタをオフしたとき、透明電極 2 に信号電位が保持されているため、その信号電位と非選択状態のときの行走査線 3 の電位との差が大きくなると、薄膜トランジスタがオン傾向となって電流が流れ易くなる。このようなオフ電流は、所定の期間毎に映像信号の極性が反転するとき、一方の極性においてのみ流れることになる。例えば、薄膜トランジスタが N チャンネル型であれば、オフ電流は、映像信号が正極性を示すときに限って流れる。このようなオフ電流が流れるままの状態で長時間動作を継続すると、画素表示電極 2 に徐々に電荷が蓄積され、映像信号に従う信号電位が画素表示電極 2 に正しく印加されなくなるおそれがある。特に、装置の動作環境が高温になって薄膜トランジスタのしきい値が負方向に変動したときは、薄膜トランジスタを流れるオフ電流が増加し易いため、影響は大きくなる。

【0006】 そこで本発明は、スイッチング素子にオフ電流が流れないようにして、安定した動作を維持できるようにすることを目的とする。

【0007】

50 【課題を解決するための手段】 本発明は、上述の課題を

解決するためになされたもので、複数の行走査線及び複数の列信号線が互いに交差して配置され、複数のスイッチング素子が各行走査線と各列信号線との交点にそれぞれ接続されると共に、複数の画素表示電極が各スイッチング素子に接続されて行列配置される第1の基板と、対向電極が一面に配置された第2の基板とが、液晶を挟んで対向配置される液晶表示装置の駆動方法において、前記複数の行走査線を1行ずつ一定の周期で順次選択すると共に、各行走査線が選択される行選択期間中に前記複数の列信号線に映像信号を供給し、選択された行走査線に接続される画素表示電極に映像信号に応じた信号電位を印加する第1のステップと、前記対向電極に第1の電位から第2の電位までの間で選択される第3の電位を印加する第2のステップと、所定の期間毎に前記信号電位の極性を反転する第3のステップと、を有し、前記第3のステップは、前記信号電位が一方の極性を示すとき、前記スイッチング素子のしきい値電位の変動幅に応じて広げられるオフセット電圧を加算することを特徴としている。

【0008】本発明によれば、スイッチング素子（トランジスタ）の信号入力側に印加される信号電位に加算されるオフセット電圧が、スイッチング素子のしきい値の変動の影響を受けないように高く設定される。このため、スイッチング素子のしきい値が変動した場合でも、スイッチング素子に流れるオフ電流が増加することはない。

【0009】

【発明の実施の形態】図1は、本発明の第1の実施形態を説明するタイミング図である。この図においては、液晶表示装置に用いられるスイッチング素子としての薄膜トランジスタはNチャンネル型の場合を示している。尚、本発明の駆動方法が適用される液晶表示装置の構造は、図4に示すものと同一である。

【0010】行選択信号Xは、液晶表示装置に接続される行制御回路7により生成されて行走査線3に供給されるものであり、それぞれの立ち上がりの期間が1水平走査期間ずつずれて設定される。例えば、k番目の水平走査期間においては、行走査線3のk行目を選択する行選択信号X_kが立ち上げられ、続くk+1番目の水平走査期間においては、行走査線3のk+1行目を選択する行選択信号X_{k+1}が立ち上げられる。これにより、水平走査のタイミングに同期して、行走査線3が第1行から最終行まで1行ずつ順次選択される。

【0011】列選択信号Yは、液晶表示装置に接続される列制御回路8により生成されて映像信号を列信号線4に伝えるアナログスイッチに供給されるものであり、それぞれの立ち上がりの期間が1画素期間ずつずれて設定される。ここで、1画素期間は、連続する画面を1画素単位で表す映像信号の各水平走査期間において、1画素の情報を表す期間を示している。この列選択信号Yは、

各水平走査期間の始まりの1画素期間に、列信号線4の1列目を選択する列選択信号Y₁が立ち上げられ、連続して、列信号線4の2列目以降を順次選択する列選択信号Y₂、Y₃、・・・が1画素期間単位で順次立ち上げられる。これにより、各水平走査期間毎に、列信号線4の第1列から最終列まで映像信号が順次供給される。

【0012】映像信号は、各水平走査期間毎に極性を反転させるようにして生成される。即ち、奇数番目の水平走査期間H₀では接地電位V_{SS}に映像成分を加算し、偶数番目の水平走査期間H_Eでは電源電位V_{DD}から映像成分を減算するようにして映像信号が生成される。このとき、各極性毎に、一定レベルのオフセットが与えられる。即ち、各水平走査期間の先頭に設定される基準レベルが、正極性では接地電位V_{SS}よりも高く、負極性では電源電位V_{DD}よりも低くなるように設定される。例えば、接地電位V_{SS}を0V、電源電位V_{DD}を1.2Vとしたとき、映像信号が2Vから1.0Vまでの範囲で変化するように、正極性となる奇数番目の水平走査期間H₀では2Vを基準とし、負極性となる偶数番目の水平走査期間H_Eでは1.0Vを基準とするようにしている。このとき、奇数番目の水平走査期間H₀で設定されるオフセット電圧ΔVは、スイッチング素子1として用いられる薄膜トランジスタの動作環境の温度変化によるしきい値電位の変動分に応じて広く設定される。

【0013】尚、対向電極5に印加する電位V_{CM}については、通常は中間電位であるが、必ずしも映像信号の振幅の中心に一致させる必要はなく、液晶表示装置で動作のバランスが保てるような値とすればよい。Nチャンネル型の薄膜トランジスタにおいては、図2に示すように、ゲート電位V_Gが所定のしきい値電位を超えた時点でドレイン電流I_Dが流れはじめ、しきい値電位よりも一定の電位だけ高くなった時点でドレイン電流I_Dが飽和する。このような実線aに示す動作特性は、動作環境の温度上昇によって破線bに示すように負方向にずれる。このような動作特性の変化により、ゲート電位V_Gが特定の電位V₀のときのドレイン電流I_Dは、電流I₁から電流I₂に増加する。このような動作特性の変動が生じたときでも、スイッチング素子1としての薄膜トランジスタにオフ電流が流れることがないように、映像信号の正極性のときのオフセット電圧ΔVを大きく設定する。これにより、スイッチング素子1としての薄膜トランジスタのしきい値が低下したとしても、映像信号が正極性を示すときにオフ電流が流れるのを防止できる。


【0014】以上の駆動方法によれば、スイッチング素子1のオフ電流がほとんどなくなるため、長時間の動作を継続した場合でも、表示電極2に電荷が蓄積されることはなく、表示画面の画質の劣化を防止できる。図3は、本発明の第2の実施形態を説明するタイミング図である。この図においても、図1と同様に、液晶表示装置に用いられるスイッチング素子としての薄膜トランジ

タはNチャンネル型の場合を示している。

【0015】行選択信号X及び列選択信号Yについては、図1に示す第1の実施形態と同一であり、説明は省略する。映像信号は、図1と同様に、水平走査期間毎に極性が反転され、奇数番目の水平走査期間H0で正極性を有し、偶数番目の水平走査期間HEで負極性を有する。また、両方の極性において、映像成分に加えて、一定のオフセット電圧 ΔVS 、 ΔVD がそれぞれ与えられる。このとき、接地電位VSSに対して加算されるオフセット電圧 ΔVS は、電源電位VDDから減算されるオフセット電圧 ΔVD よりも大きく設定される。即ち、映像信号の振幅の中心を接地電位VSSから電源電位VDDまでの間の中間電位よりも高く設定し、正極性のときの基準レベルと接地電位VSSとの差が、負極性のときの基準レベルと電源電位VDDとの差よりも大きくなるようにしている。例えば、接地電位VSSを0V、電源電位VDDを12Vとしたとき、正極性では2Vを加算し、負極性では1Vを減算することにより、映像信号が2Vから11Vまでの範囲で変化するようにしている。尚、対向電極5に印加する電位VCMについては、第1の実施形態と同様に、必ずしも映像信号の振幅の中心に一致させる必要はない。これにより、スイッチング素子1としての薄膜トランジスタのしきい値が低下したとしても、映像信号が正極性を示すときにオフ電流が流れるのを防止できると同時に、映像信号の振幅を広くとることができるようになる。

【0016】以上の実施形態においては、スイッチング素子1をNチャンネル型の薄膜トランジスタとした場合を例示したが、Pチャンネル型の薄膜トランジスタを用いることも可能である。但し、Pチャンネル型の薄膜トランジスタの場合、Nチャンネル型の薄膜トランジスタとは逆極性となることから、映像信号に対するオフセット電圧は、負極性側を広く設定する必要がある。即ち、第1の実施形態に対応させた場合、電源電位VDDから減算するオフセット電圧を薄膜トランジスタのしきい値の

【図2】



変動分に応じて大きく設定する。また、第2の実施形態に対応させた場合、電源電位VDDから減算するオフセット電圧を接地電位VSSに加算するオフセット電圧よりも大きくすればよい。

【0017】

【発明の効果】本発明によれば、スイッチング素子に流れるオフ電流をほとんどなくすることができ、画素表示電極に電荷が蓄積されるのを防止できる。従って、動作環境が高温になった場合でも、表示画面の画質を劣化させることなく、連続して動作させることができる。また、極性を反転させる映像信号で一方の極性のオフセット電圧を大きくしたとしても、他方の極性のオフセット電圧を小さくすることにより、映像信号の取り得る振幅が狭くなるのを防止できる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態を説明するタイミング図である。

【図2】薄膜トランジスタの動作特性の変動の様子を示す特性図である。

【図3】本発明の第2の実施形態を説明するタイミング図である。


【図4】アクティブマトリクス方式の液晶表示装置の構成を示す回路図である。

【図5】液晶表示装置に供給される映像信号の波形図である。


【符号の説明】

- 1 スwitchング素子
- 2 画素表示電極
- 3 行走査線
- 4 列信号線
- 5 対向電極
- 6 液晶
- 7 行制御回路
- 8 列制御回路


【図4】



【図1】



【図3】



【図5】

